Testiranje integriranega vezja je ključnega pomena za funkcionalnost večine elektronskih naprav. Mikročipi, kot so znana tudi integrirana vezja, lahko najdemo v računalnikih, mobilnih telefonih, avtomobilih in tako rekoč vsem, kar vsebuje elektronske komponente. Brez testiranja pred končno namestitvijo in ko so nameščene na vezje, bi številne naprave prispele nefunkcionalne ali prenehale delovati pred pričakovano življenjsko dobo. Obstajata dve glavni kategoriji testiranja integriranega vezja, testiranje rezin in testiranje ravni plošče. Poleg tega so lahko testi strukturni ali funkcionalni.
Testiranje rezin ali sondiranje rezin se izvaja na ravni proizvodnje, preden se čip namesti na končni cilj. Ta test se izvede z uporabo avtomatizirane opreme za testiranje (ATE) na celotni silicijevi rezini, iz katere bo izrezana kvadratna matrica čipov. Pred pakiranjem se izvede končno testiranje na ravni plošče z uporabo enakega ali podobnega ATE kot testiranje rezin.
Avtomatizirano generiranje testnih vzorcev ali avtomatizirani generator testnih vzorcev (ATPG) je metodologija, ki se uporablja za pomoč ATE pri določanju okvar ali napak pri testiranju integriranega vezja. Trenutno se uporabljajo številni ATPG procesi, vključno z zastojem pri napaki, zaporednimi in algoritemskimi metodami. Te strukturne metode so v mnogih aplikacijah nadomestile funkcionalno testiranje. Algoritemske metode so bile razvite predvsem za obvladovanje bolj zapletenega testiranja integriranih vezij za zelo velika integrirana (VLSI) vezja.
Številna elektronska vezja so izdelana tako, da vključujejo vgrajeno funkcijo samopopravila (BISR) kot del tehnike načrtovanja za testiranje (DFT), ki omogoča hitrejše in cenejše testiranje integriranega vezja. Glede na dejavnike, kot sta izvedba in namen, so na voljo specializirane različice in različice BIST. Nekaj primerov je programabilno vgrajeno samotestiranje (PBIST), neprekinjeno vgrajeno samotestiranje (CBIST) in vgrajeno samotestiranje (PupBIST).
Pri izvajanju testiranja integriranega vezja na ploščah je ena najpogostejših metod funkcionalni test na ravni plošče. Ta test je preprosta metoda za določanje osnovne funkcionalnosti vezja, na splošno pa se izvaja dodatno testiranje. Nekateri drugi vgrajeni testi so test mejnega skeniranja, test brez vektorjev in vektorski test povratnega pogona.
Mejni pregled se običajno izvaja s standardom 1149.1 Inštituta za elektrotehniko in elektroniko (IEEE), ki se običajno imenuje skupna akcijska skupina za testiranje (JTAG). Avtomatizirano testiranje integriranega vezja je v razvoju od leta 2011. Dve primarni metodi, avtomatizirani optični pregled (AOI) in avtomatiziran pregled z rentgenskimi žarki (AXI), sta predhodnici te rešitve za odkrivanje napak v zgodnji proizvodnji. Testiranje integriranega vezja se bo še naprej razvijalo, ko bodo elektronske tehnologije postajale vse bolj zapletene in proizvajalci mikročipov želijo učinkovitejše in stroškovno učinkovite rešitve.